AND, OR y NOT

Este tipo de tecnología es relativamente antigua y tiene una serie de limitaciones como se verá más adelante
Compuerta NOT (No o inversora) RTL
Se recomienda primero leer Niveles Lógicos
La forma mas sencilla de obtener una compuerta NOT o inversora con esta tecnología es con el siguiente circuito, donde la resistencia de entrada tiene un valor de 470 Ohmios (resistencia en la base: R1) y la resistencia de salida de 640 Ohmios (resistencia en el colector: R2).

Se asume que este tipo de compuertas se interconectan entre ellas, siendo natural que una salida de una compuerta RTL se conecte a una entrada de una compuerta RTL. Siendo este el caso, es normal que la corriente que ingresa por la base del transistor, pase por la resistencia de 640 y la de 470 Ohmios. Ver gráfico anterior. Cuando a la entrada hay un "1" lógico (3.6 voltios en la tecnología RTL), la corriente de base será: (utilizando la ley de Ohm)
Ib = (+V - Vbe) / (R2a + R1b) =
Ib = (3.6 – 0.7 ) / (640 + 470) = 2.612 mA.
En este caso el primer transistor está en corte (no conduce) y la corriente que pasa por la resistencia de que está conectada a la entrada del segundo transistor, pasa por la resistencia conectada al colector del primer transistor (ver gráfico anterior)
Donde:V+ = "1" lógico = 3.6 V.0.7 voltios = tensión base emisor de un transistor en conducción R1 = 470 = resistencia conectada a la baseR2 = 640 = resistencia conectada al colector
Con esta corriente y una ganancia del transistor aproximada de 30, se logra su saturación sin problemas.
Compuerta NOR (No O) RTL
Si se desea implementar una compuerta NOR, el diagrama sería como se muestra en el siguiente gráfico.
En este caso cada entrada tiene una resistencia de 470 ohmios y un transistor. Al final todos los colectores de los transistores se conectan en punto común y comparten una sola resistencia de 640 ohmios.
Si se desea obtener una compuerta OR, se colocaría a la salida de esta compuerta un inversor como el que se mostró en el primer diagrama
Compuerta NAND (No Y) RTL
Se utiliza una resistencia y un transistor para cada una de las entradas de esta compuerta como se muestra en la figura.
En este caso (y tomando en cuenta que la tensión colector – emisor de un transistor saturado es de aproximadamente 0.3 voltios), la tensión de salida en nivel bajo sería de 0.6 voltios.
Hay que recordar que si este nivel de tensión (0.6 voltios) va ha servir de entrada a otro circuito RTL, faltaría muy poco para que esta señal ("0" lógico) haga conducir el transistor de entrada (0.7 voltios en la unión base-emisor) de la siguiente compuerta, interpretándose erróneamente esta entrada como un "1" lógico.
La situación anterior se presenta con una compuerta de 2 entradas. Si se implementara una compuerta con 3 entradas, la salida "0" lógico sería de 0.9 voltios y no se podría interpretar como nivel bajo por la compuerta que sigue (problema, pues pondría en conducción el transistor cuando no debería hacerlo).
Este es uno de los problemas con las compuertas RTL y se hace más notorio con el aumento de la frecuencia de operación.
Otra opción sería utilizar las compuertas NOR y NOT y el teorema DeMorgan para implementar una compuerta AND y NAND.